ブログ

半導体技術の継続的な進歩に伴い、炭化ケイ素 (SiC) は高性能材料として、パワー エレクトロニクス デバイスの分野で大きな応用可能性を示しています。しかし、炭化ケイ素基板

の準備プロセスでは、特に超平滑な表面を得るために薄化、研削、研磨およびその他のプロセスを行った後の表面品質管理が特に重要です。中でも化学機械研磨（CMP）は重要な工程の一つであり、前工程で残されたダメージ層を除去し、高い表面レベリングを達成するために非常に重要です。しかし、従来の CMP プロセスは、生産効率とコストに直接影響を与える材料除去率 (MRR) が低いという問題に直面しています。したがって、SiC 基板の CMP 効率を向上させるための新しい技術の探索が現在の研究の焦点となっています。[3]。

１． SiC基板CMPの基本原理と課題

薄化または研削された SiC 基板の表面損傷深さは通常 2 ～ 5μm であり、CMP によるさらなる処理が必要です。

CMP 技術は、「化学 + 機械」複合原理に基づいており、酸化物層の形成と機械的除去の組み合わせにより、表面の平滑化を実現します。

２．低いＭＲＲがＳｉＣ基板ＣＭＰの主な問題であり、ＳｉＣのＣＭＰ効率はシリコン基板のＣＭＰ効率よりも大幅に低い［１８］。

低い MRR が生産効率とコストに与える影響:

MRR が低いと、SiC 基板の CMP ステップに時間がかかり、処理時間とコストが増加します。

たとえ既存の CMP 法が適格な 4H-SiC 基板を製造できたとしても、低効率が依然としてその大規模応用を制限するボトルネックとなっています。

CMP研磨工程

​​

3. CMP効率を向上させるための技術的進歩:

低 MRR の課題に対処するために、業界は両面バッチ研磨技術を開発しました。

これらの先進技術により、10 枚の基板からなる単一バッチの CMP 研磨時間が 3 ～ 5 時間から 1 時間に短縮されるなど、CMP 工数が大幅に削減されました。

両面研磨技術は効率を向上させるだけでなく、基板の両面の一貫性と平坦性を維持するのにも役立ちます

。

要約すると、炭化ケイ素基板の化学機械研磨効率の向上が、その幅広い用途を促進する鍵となる。両面研磨やバッチ研磨などの先進技術の開発により、従来のCMPプロセスにおける材料除去率が低いという問題が効果的に解決され、処理時間が大幅に短縮され、生産コストが削減されます。将来的には、SiC 材料の性能要件の継続的な改善と研磨技術の継続的な革新により、SiC 基板の準備がより効率的かつ経済的になり、SiC 基板のさらなる発展のための強固な基盤が築かれると信じる理由があります。パワーエレクトロニクス機器。したがって、CMPプロセスの継続的な探究と最適化は、半導体分野におけるSiC材料の幅広い応用を促進する重要な方法となるでしょう